0引言
在现场可编程逻辑芯片的设计过程中不同模块之间的数据接口尤其是不同时钟系统的各个模块之间的数据接口是系统设计的一个关键用异步FIFO模块来实现接口，接口双方都在自己时钟的同步下进行工作它们之间不需要互相握手只需要跟接口FIFO模块进行交互即可即向接口FIFO模块中写入数据或从FIFO模块中读出数据。用这样一个缓冲FIFO模块实现FPGA内部不同时钟系统之间的数据接口使设计变得非常简单和容易所用的FIFO接口是XILINX公司提供的IP核。经过充分测试和优化，系统运行稳定占用的FPGA内部资源也非常少。
1 FIFO 类型
FIFO先进先出队列是一种在电子系统得到广泛应用的器件通常用于数据的缓存和用于容纳异步信号的频率或相位的差异FIFO的实现通常是利用双口RAM 和读写地址产生模块来实现的图1显示出了FIFO 的内部结构。
图1 FIFO内部结构图
FIFO的功能框图如图2 所示
图2 FIFO功能框图
根据读写操作的同电感加工步/异步标志方案的同步/异步第一个写操作以及复位功能的不同FIFO 存储器可分为4 大类：
(1)异步FIFO。 通常只有两个控制信号读使能( RE )与写使能( WE)信号标志信号有全空标志(EF)全满标志(FF) 可选半满标志(HF)几乎全满标志(AF) 几乎全空标志(AE)这些标志并不与任何时钟或事件同步但是反映读写指针的即时对照。
(2)选通式FIFO。与异步FIFO存储器相似选通FIF电感生产O通常使用读写选通UNCK和LDCK信号以及输出使能OE信号这类FIFO 通常提供半满标志(HF)可选几乎满标志(AF)几乎空标志(AE)全空标志(EF)和全满标志(FF)这些标志虽然反映读写指针但不与任何时钟或事件同步。
(3)标准同步FIFO。同步FIFO需要自由运行的读和写时钟RCLK 和WCLK 读写操作是与这些时钟同步的控制信号包括读使能信号FEN 写使能信号WEN和输出使能信号OE 标志方案使用全空标志全满标志和半满标志时序上不是FWFT 的因此写入FIFO 的第一个字先停留在一个在存储单元中。
(4)FWFT 同步FIFO。FWFT First Word Fall Through FIFO与标准FIFO相似它需要自由运行的读时钟和写时钟RCLK和WCLK读写操作与这些时钟同步控制信号包括读使能REN写使能WEN以及输出使能信号OE内部结构是首字直接通过First Word Fall Through 的即是写入FIFO 的第一个数据单元直接进入输出缓冲区而不是停在存储器单元其标志方案是FWFT结构的直接结果也与标准同步FIFO不同。功率电感FWFT FIFO 存储器使用输出预备OR和输入预备IR标志而不使用全空标志和全满标志。FWFT FIFO 也使用半空标志，也可选几乎全空标志和全满标志。
2 FPGA内部软FIFO的设计
FPGA中有几个大容量的RAM，本文以XILINX公司Spartan-ⅡE系列芯片为设计芯一体电感片。在Spartan-ⅡE系列芯片中包含两列Block RAM，并且沿垂直边摆放。如图3所示
图3 双口 RAM
不同的Spartan-ⅡE系列芯片的所包含的Block RAM个数和位数如表1所示：
表1. Spartan-ⅡE BRAM
|
Spartan-ⅡE系列 |
个数 |
位数 |
|
XC2S50E |
8 |
32/K位 |
|
XC2S100E |
10 |
4工字电感器0/K位 |
|
XC2S150E 大功率电感厂家 |大电流电感工厂首先回顾和总结了目前谐波提取的方法并比较了各种方法的特点；详细地讨论了一种基于瞬时无功电流理论三相谐波提取的方法并讨论了这种方法的低通数字滤波器设计,具体分析研究了滤波器的种类、截止频率和采样频率对三
作为工作于开关状态的能量转换装置，开关电源的电压、电流变化率很高，产生的干扰强度较大；干扰源主要集中在功率开关期间以及与之相连的散热器和高平变压器，相对于数字电 由于产销量大，热轧厂为了提高自动化程度，使用了大量的功率电感式传感器来定位热轧机床的平移以及垂直运动的位置，由挡块来触发开关（安装位置见图）。原来该厂使用的其他厂家的传感器检测距离较短、安装要求 大功率电感
|