引言

电源时序控制是微控制器、FPGA、DSP、 ADC和其他需要多个电压轨供电的器件所必需的一项功能。这些应用通常需要在数字I/O轨上电前对内核和模拟模块上电，但有些设计可能需要采用其他序列。无论如何，正确的上电和关断时序控制可以防止闩锁引发的即时损坏和ESD造成的长期损害。此外，电源时序控制可以错开上电过程中的浪涌电流，这种技术对于采用限流电源供电的应用十分有用。

　　本文讨论使用分立器件进行电源时序控制的优缺点，同时介绍利用ADP5134内部精密使能引脚实现时序控制的一种简单而有效的方法ADP5134内置2个1.2-A 降压调节器与2个300-mA LDO。同时，本文还列出一系列IC，可用于要求更高精度、更灵活时序控制的应用。

　　图1 所示为一种要求多个供电轨的应用。这些供电轨为内核电源（VCCINT）、I/O 电源（VCCO）、辅助电源（VCCAUX）和系统存储器电源。

　　图1. 处理器和FPGA 的典型供电方法

　　举例来说，Xilinx Spartan-3AFPGA 具有一个内置上电复位电路，可确保在所有电源均达到其阈值后才允许对器件进行配置。这样有助于降低电源时序控制要求，但为了实现最小浪涌电流电平并遵循连接至FPGA 的电路时序控制要求，供电轨应当按以下序列上电VCC_INT → VCC_AUX→ VCCO。请注意：有些应用要求采用特定序列，因此，务必阅读数据手册的电源要求部分。

　　使用无源延迟网络简化电源时序控制

　　实现电源时序控制的一种简单的方法就是利用电阻、电容、二极管等无源元件，延迟进入调节器使能引脚的信号，如图2 所示。当开关闭合时，D1导电，而D2仍保持断开。电容C1充电，而EN2处的电压根据R1和C1确定的速率上升。当开关断开时，电容C1通过R2、D2和RPULL向地放电。EN2处的电压以R2、RPULL和C2确定的速率下降。更改R1和R2的值会改变充放电时间，从而设置调节器的开启和关闭时间。 大功率电感厂家 |大电流电感工厂