数字信号处理芯片（DSP）具有高性能的CPU（时钟性能超过100MHZ）和高速先进外围设备，通过CMOS处理技术，DSP芯片的功耗越来越低。这些巨大的进步增加了DSP电路板设计的复杂性，并且同简单的数字电路设计相比较，面临更多相似的问题。
以下是DSP硬件设计的一些注意事项，各位同仁可以参考。
时钟电路选择原则
1，系统中要求多个不同频率的时钟信号时，首选可编程时钟芯片;
2，单一时钟信号时，选择晶体时钟电路;
3，多个同频时钟信号时，选择晶振;
4，尽量使用DSP片内的PLL，降低片外时钟频率，提高系统的稳定性;
5，C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路，不能用晶体时钟电路;
6，VC5401、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V，建议采用晶体时钟电路
未用的输入／输出引脚的处理
1，未用的输入引脚不能悬空不接，而应将它们上拉活下拉为固定的电平
1）关键的控制输入引脚，如Ready、Hold等，应固定接为适当的状态，Ready引脚应固定接为有效状态，Hold引脚应固定接为无效状态
2）无连接（NC）和保留（RSV）引脚，NC 引脚：除非特殊说明，这些引脚悬空不接，RSV引脚：应根据数据手册具体决定接还是不接
3）非关键的输入引脚，将它们上拉或下拉为固定的电平，以降低功耗
2，未用的输出引脚可以悬空不接
3，未用的I/O引脚：如果确省状态为输入引脚，则作为非关键的输入引脚处理，上拉或下拉为固定的电平;如果确省状态为输出引脚，则可以悬空不接
为什么要片内RAM大的DSP效率高？
目前DSP发展的片内存储器RAM越来越大，要设计高效的DSP系统，就应该选择片内RAM较大的DSP。片内RAM同片外存储器相比，有以下优点： 大功率电感厂家 |大电流电感工厂
