cRIO采集的模拟量,然后通过FIFO进行传递。在FPGA Target创建DAQ_FPGA.vi,使用FIFO保存采集的模拟量(图2)。运行文件,可以看到数据被采集(只观察了一路信号),程序可以运行(图3)。然后在终端创建DAQ_RT.vi打开FPGA VI引用(图4),但在终端创建的DAQ_RT.vi中调用FPGA失败,但程序没有报错(图5)。因为之前在FPGA没有使用FIFO的情况下,可以被终端的程序成功调用,所以觉得是使用FIFO的方法不对,可能是哪里配置的问题,望大神解惑。
电气学渣 发表于 2017-2-17 14:45
因为接触labview不久,所以问题描述可能不准确。大家有什么看不明白的就直接说吧
ElecFans处女座 发表于 2017-2-17 10:28
此问答贴被选为2月17日的每日一答贴,活动详情见:https://bbs.elecfans.com/jishu_1111064_1_1.html 希望大家可以踊跃帮助坛友解决问题,谢谢。
在程序结尾增加一个关闭FPGA函数,在FIFO读取的元素数量上设置为非零后解决了问题,大家可以参考一下。
电气学渣 发表于 2017-2-18 09:47
在程序结尾增加一个关闭FPGA函数,在FIFO读取的元素数量上设置为非零后解决了问题,大家可以参考一下。
电气学渣 发表于 2017-2-18 09:47大功率电感厂家 |大电流电感工厂
在程序结尾增加一个关闭FPGA函数,在FIFO读取的元素数量上设置为非零后解决了问题,大家可以参考一下。