近年来，随着DSP技术的普及和低何等、高性能DSP芯片的出现，DSP已越来越多地被广大的工程师所接受，并越来越广泛地被应用于各个领域，例如：语音处理、图像处理、模式识别及工业控制等，并且已日益显示出其巨大的优越性。DSP是利用专门或通用的数字信号处理芯片，以数字计算的方法对信号进行处理，具有处理速度快、灵活、精确、抗干扰能力强、体积小及可靠性高等优点，满足了对信号快速、精确、实时处理及控制的要求。基于TMS320C5402芯片，笔者研制了一套音频信号实时采集与处理系统，并已作为有关音效器研制的硬件试验平台。

1 系统总线方案

系统总线方案框图如图1所示。音频信号（如：电吉它的单声道声音信号是150mV的电信号）经过高精度高速的ADC转换后得到一串数字信号，分帧输入到波形输入缓冲区RAM。然后由手动控制一种或几种处理算法将音频信号调入TMS320C5402的内部进行高速运算。经过处理的音频信号，再输入到高精度高速的DAC绕行电感转换器中，还原成模拟的声音信号，经音箱功率放大电路放大输出。

利用缓冲区的目的是进行音效的实时处理。系统中各模块是同时进行处理的，一部分信号正在ADC中进行转换，而另一部分信号则在DSP处理器中同时进行算法处理，即整个系统是以流水线的方式进行工作。

2 硬件电路的设计

高保真的音频系统应该具有较宽的动态范围，选择16～24位的ADC和DAC能完全捕获或恢复高保真的音频信号。系统的核心芯片（DSP）选用美国TI公司的TMS320VC5402[1]（以下简称'C5402）。

2.1 DSP芯片

作为DSP家庭高性价比代表的16位定点DSP芯片，'C5402适用于语音通信等实时嵌入应用场合。与其它'C54X芯片一样，'C5402具有高度灵活的可操作性和高速的处理能力。其性能特点如下：操作速率可达100MIPS；具有先进的多总线结构，三条16位数据存储器总线和一条程序存储器总线；40位算术逻辑单元（ALU），包括一个40位桶形移位器和两个40位累加器；一个17×17乘法器和一个40位专用加法器，允许16位带/不带符号的乘法；整合维特比加速器，用于提高维特比编译码的速度；单周期正规化及指数译码；8个辅助寄存器及一个软件栈，允许使用业界最先进的定点DSP C语言编译器；数据/程序寻址空间为1M×16bit，内置4K×16bit ROM和16K×16bit RAM；内置可编程等待状态发生器、锁相环（PLL）时钟产生器、两个多通道缓冲串口、一个与外部处理器通信的8位并行HPI口、两个16位定时器以及6通道DMA控制器且低功耗。与'C54X系列的其它芯片相比，'5402具有高性能、低功耗和低价格等特点。它采用6级流水线，且当RPT（重复指令）时，一些多周期的指令就变成了单周期的指令；芯片内部RAM和ROM可根据PMST寄存器中的OVLY和DROM位灵活设置。这些都有利于算法的优化。

'C5402采用3.3V和1.8V电源供电，其中I/O采用3.3V电源供电，芯片的核采用1.8V电源供电。而实际常用的只有5V电源，所以必须采用电源转换芯片。选用TPS7301和TPS7333两块电源转换芯片（它们都是TI公司为配合DSP而设计的电源转换芯片），分别接上适当的外围电阻，构成电阻分压器，即可调整两块芯片的输出电压分别为3.3V和1.8V。

2.2 A/D电路 基本的时钟信号可以来自CPU时钟，也可以来自晶振时钟，这在SRGR2寄存器中的第13位设置。基本时钟输入后，经CLKGD贴片电感器V（SRGR1的第7位到第0位）所设置的值进行第一次分频，得到位时钟信号（由BCLKX1脚输出）。值得注意的是，位时钟信号最高为DSP频率的一半。位时钟信号经FPER（SRGR2的第11位到第0位）和FWID（SRGR1的第15位到第电感位移传感器8位）所设置的值进一步分频得到采样时钟信号（由BFSX1脚输出），FPER和FWID分别设置采样时钟信号的低电平和高电平的时间值。'C5模压电感402与PCM1744的硬件接线如图4所示。 另外，乐音具有较大的动态范围，但音响设备本身允许的信号动态范围是有限的。如果对乐音不作处理直接送到音箱，则会产生大信号过载而失真，从而使小信号淹没在噪声中的情形，音质因而下降。设计算法对音频信号进行 大功率电感厂家 |大电流电感工厂