过去，FPGA设计人员考虑的是时序和面积使用率。但是，随着FPGA正越来越多地取代ASSP和ASIC，设计人员期望开发功率较低的设计并提供更加精确的功率估计。最新FPGA分析软件能提供一种精确和灵活的手段来模拟各种工作环境下的功耗。

与功能和时序验证类似，功率分析以并行验证的形式对设计流程进行跟踪(见图1)。早期的功率分析依赖于简单的利用率和由设计者用“假设分析”方法提供的信号活性评估。后来，由于可以获取布局后(post-layout)器件信息和门级仿真记录的信号活性，功率估计变得更加精确了。

FPGA功率计算器可评估器件功耗，使设计者能够导入布局和布线设计，并指定诸如电压、温度、工艺变化、气流、散热片及资源利用率、活性和频率等参数。应用这些参数可以在不同的设计环境下形成尽可能精确的模型。

图1：功率估计并行于传统的验证流程。

基本功耗计算

大多数FPGA功率分析工具可报告功耗的动态(AC)和静态(DC)部分。静态电流由器件的漏电流组成。静态电流/功率与器件的温度、工艺、电压参数和条件有关。它在很大程度上取决于温度，温度与电路板及器件的热特性相关。静态功耗也是所有电源上的漏电流。

功耗的动态部分为所使用的资源在转换时的功耗。动态扁平型电感部分的功耗直接与工作频率(资源在该频率下工作)和使用的资源数量成正比。

DC功率由下面的方程得出：总DC功率(器件)= A×eBT

其中：A是与参数相关的工艺，B是温度系数，T是器件的结温。

AC功率由下面的方程得出：总AC功率(资源) = Kr×fMAX× AF×Nr

其中：Kr是针对资源的功率常数(单位为mW/MHz)。fMAX是正在使用的资源的最大频率。频率用MHz量度。AF是资源组的活性因子。活性因子是切换频率的百分比。Nr是设计中使用的资源数目。

FPGA布线互连是整体功耗的主要来源，功耗与金属层的电容和转换率成正比。

活性因子(AF%)被定义为频率(或时间)的百分比，在该频率下信号被激活或者转换输出。大多数与时钟域相关的资源以某频率的百分比运行或转换。功率分析工具的用户可以手工将这些参数以百分比形式输入，或者根据仿真结果导入活性因子。可针对每个布线资源、输出或PFU计算出AF。如果未提供仿真结果，则对于一个占器件资源30%到70%的设计，通常建议AF%在15%到25%之间。AF(通常从仿真结果导入)的精确性取决于时钟频率，设计的激励信号和最终输出。

器件的I/O消耗大量的功率，对于一个指定设计可以将其配置成串行或混合结构。由用户提供的信号(输入情况)或作为设计的输出(输出情况)的信号决定了混合I/O的状态。I/O转换速率定义了它们的状态。下列方程定义了输出的转换速率，用MHz表示。

转换速率(MHz) = 1/2×fMAX×AF%

其它环境因素，如电路板的面积、散热片和气流都是计算动态和静态功耗时的要素。

管理功耗

现今最关键的设计要素之一是必须降低系统的功耗，特别是对于手持设备和电子产品而言。用户可以利用一些FPGA设计技术来有效地降低整个系统的功耗，包括：插件电感器
1. 降低工作电压。
2. 在指定的封装温度限制范围内运作。
3. 使用优化的时钟频率，因为动态功率直接与工作频率成正比。设计者必须明确，如果设计的某部分可以以较低速率时钟控制，那将会降低功耗。
4. 减小设计在器件中的跨度，紧密放置的设计可使用较少的布线资源以降低功耗。
5. 可能的话，减小I/O的电压摆幅。
6. 可能的话，使用优化的编码。例如16位的二进制计数器平均只有12%的活性因子，7位的二进制计数器平均有2电感生产厂家8%的活性因子。另一方面，7位线性反馈移位寄存器的可以以50%活性因子转换，这会导致较大的功耗。每个时钟沿仅有一位改变的格雷码计数器所消耗的功率最少，同时活性因子将低于10%。
7. 利用以下方法尽可能减小工作温度：使用散热性能较好的封装，例如具有较低热阻抗的封装；在PCB上的器件电容电感周围放置散热片和散热层；采用更好的气流技术，如机械气流导管和风扇(系统风扇和器件风扇)。

典型的功率分析方案