摘 要： 随着遥感技术的发展，对高分辨率的遥感图像实时压缩的需求日益迫切。设计了高性能的图像压缩系统，由8片ADSP-TS201为核心处理器和2片FPGA组成，可提供高达28.8 GFLOPS的峰值浮点运算能力。该平台采用PCIE总线作为外部接口，具有良好的可扩展性和强大的数据交换能力；各处理器采用Link Port互联，形成松耦合结构，可实现高速传输、实时处理和大容量存储三者的平衡，具有良好的可重构性和通用性。最后采用该系统实现JPEG2000压缩，实验结果表明，该压缩系统无损压缩速率可达6.2 Mpixels/s，非常适用于高分辨率、高质量遥感图像压缩领域。

关键词： 多DSP；FPGA；图像压缩；JPEG2000；并行处理

0 引言

随着新型传感技术的发展，卫星遥感图像的分辨率迅速提升，数据量的爆炸式增长趋势为传输信道和存储空间带了极大的压力，因而，能否对遥感图像进行在轨实时高效压缩便成为制约遥感技术发展的一个关键问题[1]。目前，相对于基于离散余弦变化广泛采用的小波变换压缩算法具有非常好的抗误码性能，不过相对于早期的压缩算法，这类算法的复杂度明显提高，运算量和内存消耗增大[2]，这对图像压缩处理系统提出了较高的要求。

FPGA和DSP在数据处理平台中发挥着日益重要的作用，FPGA擅长执行并行处理，而DSP擅长多算法任务和多条件操作等，因而采用FPGA和多片DSP的并行运算系统受到越来越多的关注。

为了探索遥感图像的机载实时压缩技术，本文首先根据遥感图像处理数据及流程特点，设计了2 FPGA+8 DSP的并行拓扑架构，并构建了机载实时处理硬件平台，最后基于该平台介绍了JPEG2000压缩算法的实现方法，实验结果表明该平台具有较强的遥感数据实时处理能力。

1 图像压缩系统设计

1.1 芯片选型

在本系统中，FPGA主要实现外部接口、逻辑控制和时序控制等功能，并承担部分数据处理工作，因此，需要具有较大的存储空间，支持PCIE接口设计，具备较多的逻辑资源实现图像预处理功能，并具有足够的I/O口为FPGA管理多片DSP提供管脚支持。本系统选用Xilinx公司的XC6VLX240T。

为了满足遥感图像实时压缩的要求，系统中选用的DSP要具有很强的定点和浮点运算能力；要具有高性能的互联接口；支持DSP之间、DSP与FPGA之间建立高速的数据通道；并且具有较大的内部存储空间，适应图像压缩过程中大量中间数据的高速缓存。因此本系统选用ADI公司的TS201。

1.2 并行互联方式

实现大规模运算的高速执行，需要借助多个处理单元同时运行来减少任务执行时间。并行技术可以体现在处理器内部、处理器级以及系统级等方面，处理器间的拓扑结构可分为两种[3]：(1)多处理器共享总线和存储器的紧耦合结构；(2)多处理器通过独立接口实现互联的松贴片绕线电感耦合结构。

紧耦合结构的优点在于提供全局物理地址空间，允许任何处理器对等访问全部存储器，便于程序设计。ADSP-TS201的主机接口可以支持最高64 bit位宽的总线共享，全局映射的统一寻址空间可实现多处理器及存储器间的无缝连接。但是，当处理器数目较多时，频繁的数据交换会产生严重的总线控制权竞争问题，从而导致系统运算效率降低，特别是在进行大数据量运算和大数据量通信时，这个缺点会极大地制约整个系统的运行效率。遥感图像的实时压缩是运算密集型、数据吞吐密集型的数据处理过程，紧耦合结构很难实现运算、存储、传输间的平衡，不利于实现复杂压缩算法的实时处理。

在分布式松耦合结构中，每片DSP通过独立的接口连接到FPGA，这样就能避免多个DSP同时访问FPGA时的数据冲突。FPGA与DSP间常用的接口设计方法主要有3种：(1)采用外部双口RAM；(2)在FPGA内部构建双口RAM；(3)通过DSP的高速传输接口。前两种连接方式中数据直接通过总线传输，且不涉及复杂的通信协议，接口设计比较简单[4]，但是当芯片数量较多时，硬件设计中的管脚及布线压力会很大；另外DSP的数据总线将同时用于与FPGA和与外部存储器通信，仍然会存在总线竞争风险。TS201可提供4路链路口，在采用4位并行方式传输时，可支持高达1.2 GB/s的双向吞吐率；数据通信可由处理器核控制，也可由DMA控制器控制，而不需要占用处理器资源，这能为FPGA与DSP、DSP与外部存储器以及DSP与DSP之间的高速数据传输提供便利，解决在数据密集型处理中这一制约系统整体性能的问题，因此，本系统将采用这种互联结构。 大功率电感厂家 |大电流电感工厂