益华电脑(Cadence Design Systems, Inc.)宣布，展讯通讯(上海)公司(Spreadtrum Communications (Shanghai) Co., Ltd.,)运用全新的 Cadence Innovus 设计实现系统，大幅缩短数百万级 28nm IP 模组的周转时间(TAT)，同时达成功耗、效能与面积(PPA)目标。相较于使用其原先的方案， Innovus 方案大幅减少展讯这 IP模组的周转时间，同时满足原定的 PPA 目标。

展讯设计执行速度的提升与产能的增益，导源于 Innovus 设计实现系统的最新的 GigaPlace 布局引擎，高品质布局最佳化搭配先进的全流程多重执行绪技术强化的快速收敛。多重执行绪技术贯穿整个 Innovus 设计流程，让目前设计伺服器领域中常见的8 与16颗CPU机器能够发挥最佳产能。

展讯通讯ASIC副总裁Robin Lu表示：“与原先的解决方案相较， Innovus 设计实现系统大幅提升展讯一个数百万级关键 IP 核心的执行速度。由于执行速度的提升，我们能够在竞争日益激烈的行动装置市场上，很有信心地采取积极时程表，同时提供卓越的品质。”

Cadence 数位与Signoff事业群资深副总裁Anirudh Devgan表示：“在这个http://www.szfpc.net/大电流电感以上市前置时间很短，以快速周转时间积极达成 PPA 至为关键的市场上，展讯的设计堪称为行动应用中极为复杂的设计。 Innovus 设计实现系统提供卓越的起始布局，利用它大量的多重执行绪最佳化引擎，在最佳的时间内达成功耗、效能和面积目标，让这些复杂的设计得以加速实现。”

Innovus设计实现系统是新一代实体大电流电感设计实现解决方案，让系统晶片(SoC)开发人员能够提供具备同级最佳PPA的高品质设计，同时缩短上市前置时间。