引 言
在现代社会里，无线通信在很多领域扮演着重要的角色。为满足人们日趋多样化的通信需求，无线通信技术不断地进行插件电感器着革新，以便得到更高的数据传输和处理能力。
然而，随着超3G，4G通信技术的演进，单个DSP处理器件自身的处理能力已不能满足系统的需求。解决这一矛盾的有效途径是采用分布式处理。然而，通常的基带处理系统架构，其本身并不具备分布式处理能力，并且这种架构存在着诸多弊端，可升级性差。在系统设计时，FPGA和DSP的结构就已经固化，这为后期功能的改变和性能的提升带来了很大的麻烦；系统的可移植性差，无法在pico，micro和macro基站中使用同一种架构；这类架构通常会使用EMIF 接口，EMIF接口会引入不确定性时延，而基带处理算法对其具有敏感性；上行和下行处理在硬件上相分离，系统成本高。为了消除上述问题对无线通信技术插件电感器发展的制约，本文在对RapidIO协议及相关技术进行深入研究后，基于串行：RapidIO接口协议提出了一种新的基带处理架构。

1 RapidIO协议及关键技术的研究
作为一种基于可靠性的开放式互连协议标准，Ra-pidIO以其高效率、高稳定性、低系统成本的特点，为通信系统各器件间提供了高带宽、低延时数据传输的解决方案；同时，其拥有支持点对点或点对多点的通信能力，支持DMA操作和消息传递，以及支持多种拓扑结构等特性，为数据处理性能稳定快速地提升提供了强有力的保障。
1．1 RapidIO协议的研究
RapidIO的操作是基于请求和响应事务的。操作的发起器件产生一个请求事务，该事务被发送至目标器件，目标器件收到请求事务后会产生一个响应事务返回到发起器件，从而完成该次操作。RapidIO协议的核心是包和控制符号。包是系统中器件间的基本通信单元，它由事务和确保事务被准确可靠传送至目标端点所必需的位字段构成。控制符号用于管理RapidIO物理层互连的事务流，也用于包确认、流量控制和维护。
RapidIO采用三层分级的体系结构分别为逻辑层，传输层，物理层。如图1所示。逻辑层规范在最顶层，定义了接口的全部协议和包的格式，它为器件发起和完成事务提供必要的信息。传输层规范在中间层，定义Ra-pidIO地址空间和数据在器件间传输包所需要的路由信息。物理层规范位于整个分级结构的底部，包括器件级接口细节。该体系结构最大的特点是不同的逻辑层和物理层都依靠同一公用传输层规范来连接，它使得RapidIO具有很强的灵活可变性。例如，在任意层对事务类型进行修改或增加都不会更改到其他层的规范。

1．2 RapidIO的关键技术
1．2．1 流量控制
RapidIO流量控制的首要目的是确保系统中数据流的平稳传递，以及避免事电脑电感器务因为被堵塞而无法完成。RapidIO在链路级定义了三种流量控制机制：重传、减速和基于信用的流量控制。重传机制是最简单的机制，接收方在因为资源缺乏而来不及接收包时，会发出一个重传控制符号作为响应，发送方接收到响应后将从该包处开始重传直到其被接收方接收。减速机制是接收方通过发送减速控制符号，促使发送方在包间插入空闲控制符号，以增加发包间隔，从而达到降低发送流量的目的。基于信用的流量控制是接收方通过使用特定的控制符号向工字电感器发送方指明每种事务流对应的缓冲空间信息，发送方根据该信息决定是否发包。
1．2．2 错误管理
RapidIO的工作频率非常高，而在高频率下工作很容易发生错误，因此需要强大的错误覆盖机制，使其从硬件上确保RapidIO能够准确地检测到错误，并从中恢复。RapidIO发生的错误大体上可分为三类：第一类是接收方收到错误包；第二类是发生丢失事务错误；第三类是接口发生致命故障。 RapidIO结合重传协议和循环冗余校验码提供了广泛的错误检测和恢复技术，同时还使用控制字符和响应定时器来减小系统中漏检错误的可能性。

2 基于串行RapidIO的无线通信基带处理系统架构方案
本文基于串行RapidIO所提出的无线通信基带处理系统架构方案如图2所示。在该方案中，CPU完成控制信息的一体电感生成以及MAC数据的调度，FPGA和DSP完成基带数据的处理。各芯片均使用串行RapidIO与SRIO SWITCH芯片相连。
对于上行基带处理而言，天线数据通过CPRI从射频板传输到基带板上，经过CPRI与SRIO(串行RapidIO)的桥接器后由SRlO SWITCH交换到FPGA或DSP开始处理。上行基带处理通常需要在FPGA和DSP中进行FFT、信道估计、解调、解重复、解交织、解扰、译码以及数据校验等处理。这些处理可以根据其在FPGA和DSP中实现的难易程度以及资源消耗率对实现器件进行选择。经过校验后，上行数据再通过 SRIOSWITCH被发往CPU进行MAC层的处理，处理完成的数据最后通过CPU的GE接口进入核心网。 大功率电感厂家 |大电流电感工厂