平衡电路的定义是两个导体及其所连接的电路相对于地线或其他参考物体具有相同的阻抗。

　　高频时平衡是很困难的，实际的电路会有很多寄生因素，如寄生电容、功率电感等。这贴片电感器厂家些参数在频率较高时对电路阻抗发挥着较大作用。由于这些寄生参数的不确定性，电路的阻抗也是不确定的，因此很难保证两个导体的阻抗完全相同。因此，在高频时，电路平衡性往往较差，这意味着：平衡电路对频率较高的地环路电流干扰抑制效果较差。

　　3．2 消除公共阻抗耦合

　　消除公共阻抗耦合的途径有两个，一个是减小公共地线部分的阻抗，这样公共地线上的电压也随之减小，从而控制公共阻抗耦合。另一个方法是通过适当的接地方式避免容易相互干扰的电路共用地线，一般要避免强电电路与弱电电路共用地线，数字电路与模拟电路共用地线等。并联接地的缺点是接地的导线过多。因此在实际中，没有必要所有电路都并联单点接地，对于相互干扰较少的电路，可以采用串联单点接地。例如，可以将电路按照强信号，弱信号，模拟信号，数字信号等分类，然后在同类电路内部用串联单点接地，一体电感企业如图4所示，不同类型的电路贴片电感打样采用并联单点接地，如图5所示。当信号频率低于1 MHz时可采用单点接地的方法，使其不形成回路。信号频率高于10 MHz时最好采用多点接地，尽量降低地线阻抗。电源线与地线应尽量靠近走线以减少所包围的环路面积，从而减少外界磁场对环路切割产生的电场干扰，同时也减少环路对外电磁辐射。

　　如前所述，减小地线阻抗的核心问题是减小地线的电感。可以使用扁平导体做地线，或用多条相距较远的并联导体作接地线。对于PCB，在双层板上布地线网格能够有效地减小地线阻抗，在多层板中可以专门用一层做地线来减小阻抗。

4 结论

    抗干扰设计是单片机系统设计的重要环节，其设计的好坏往往决定整个系统的成败。关于接地，许多关于电磁兼容的专著中都有详细的论述，但是，最好的接地方式应该是通过试验来选定的，地线干扰也要通过试验来查找和排除。本文介绍了地线引起干扰的原因和解决方法，说明了地线设计中的一般方法和原则，只有在理论的指导下，经过大量的试验过程和经验积累才能更好地掌握接地系统的设计方法和干扰排除手段，从而更好的提高电路工作的可靠性。